PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002007203 A

(43) Date of publication of application: 11.01.02

(51) Int. CI

G06F 12/00 G06F 12/02

(21) Application number: 2000182983

(22) Date of filing: 19.06.00

(71) Applicant:

BROTHER IND LTD

(72) Inventor:

OKAMOTO HISANORI


(54) MEMORY ACCESS CONTROLLER AND STORAGE MEDIUM

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a memory access controller which can skillfully rearrange access memories without lowering access efficiency, even if access requests are generated at a time.

SOLUTION: This memory access controller has a priority encoder 16A, which arbitrates requests to access a RAM according to the priority and indicates the request contents to a RAM controller 12A and complies with a burst access request; and a sampling signal generating circuit 16B decides whether the arbitrating operation of the priority encoder 16A is enabled or disabled according to the bits of registers 16C and 16D, when another access request is generated during burst access operation corresponding to the burst access request.

COPYRIGHT: (C)2002,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-7203

(P2002-7203A)

(43)公開日 平成14年1月11日(2002.1.11)

(51) Int.Cl.7		識別記号	FΙ		รั	-7]-ド(参考)
G06F	12/00	571	G06F	12/00	571B	5B060
	12/02	580		12/02	580J	

審査請求 未請求 請求項の数4 OL (全 10 頁)


		香宜酮水	木明水 明水頃の数4 しし (主 10 貝)
(21)出願番号	特願2000-182983(P2000-182983)	(71)出願人	000005267 プラザー工業株式会社
(22)出顧日	平成12年6月19日(2000.6.19)		愛知県名古屋市瑞穂区苗代町15番1号
(55)	.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者	岡本 久範 名古屋市瑞穂区苗代町15番1号 プラザー 工業株式会社内
		(74)代理人	
		Fターム(参	考) 5B060 CD14

(54) 【発明の名称】 メモリアクセス制御装置および記憶媒体

(57)【要約】

【課題】 アクセスリクエストが重複して発生してもアクセス効率を低下させることなく、複数のアクセスリクエストを巧みに整理することができるメモリアクセス制御装置を提供する。

【解決手段】 RAMに対する複数のアクセスリクエストを、優先順位の高い順に調停し、リクエスト内容をRAMコントローラ12Aに指示するプライオリティエンコーダ16Aを有し、バーストアクセスリクエストに対応するメモリアクセス制御装置であって、サンプリング信号生成回路16Bは、バーストアクセスリクエストに応じたバーストアクセス動作中に他のアクセスリクエストが発生したとき、プライオリティエンコーダ16Aによる調停動作を可とするか不可とするかを各レジスタ16C,16Dのビットに応じて切り替える。



【特許請求の範囲】

【請求項1】 メモリに対する複数のアクセスリクエストを、優先順位の高い順に調停し、上記メモリに対してリクエスト内容を指示するリクエスト調停手段を有し、バーストアクセスリクエストに対応するメモリアクセス制御装置であって、

上記バーストアクセスリクエストに応じたバーストアクセス動作中に他のアクセスリクエストが発生したときに、上記リクエスト調停手段による調停動作を可とするか不可とするかを切り替える切替手段を有することを特 10 徴とするメモリアクセス制御装置。

【請求項2】 上記切替手段は、各ビットが各チャネルに対応する複数ビットのバーストロックレジスタを有

上記バーストロックレジスタのいずれか1以上のビットが、上記リクエスト調停手段による調停動作を不可とするように設定されている場合、それら1以上のビットに対応するチャネルのうちのいずれか1以上のチャネルからバーストアクセスリクエストが発生し、そのチャネルが選択されている期間中、上記リクエスト調停手段によ 20 る調停動作を不可とする、請求項1に記載のメモリアクセス制御装置。

【請求項3】 上記切替手段は、各ビットが各チャネルに対応する複数ビットのバーストイネーブルレジスタを有し、

上記バーストイネーブルレジスタのいずれか1以上のビットが、対応するチャネルのバースト信号をマスクするように設定されている場合、それら1以上のビットに対応するチャネルのバースト信号がマスクされ、上記リクエスト調停手段による調停動作を可とする構成とした、請求項1または2に記載のメモリアクセス制御装置。

【請求項4】 メモリに対する複数のアクセスリクエストを、優先順位の高い順に調停し、上記メモリに対してリクエスト内容を指示するリクエスト調停手段を有し、バーストアクセスリクエストに対応するメモリアクセス制御装置を制御するためのプログラムを記憶した記憶媒体であって、

上記バーストアクセスリクエストに応じたバーストアクセス動作中に他のアクセスリクエストが発生したときに、上記リクエスト調停手段による調停動作を可とするか不可とするかを切り替えるための切替プログラムを含むプログラムを記憶したことを特徴とする記憶媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリに対するアクセスリクエストとして、いわゆるバーストアクセスリクエストに対応するメモリアクセス制御装置、およびそのメモリアクセス制御装置を制御するためのプログラムを記憶した記憶媒体に関する。

[0002]

2

【従来の技術】たとえば、画像読取装置では、イメージセンサより順次得られた読取データをDRAMなどのメモリを介して画像処理する際、画像処理速度を向上するためにメモリのリード/ライト動作として、いわゆるバーストアクセスが実現されている。このバーストアクセスとは、行およびカラムからなるメモリアレイに対し、たとえば1つの行アドレスを1回指定するだけで、同じ行アドレスのデータに関して1クロックでアクセスできることを言う。

【0003】このようなバーストアクセスは、メモリに対して読取部などから直接バーストアクセスリクエストとして要求されるが、バーストアクセスリクエスト以外にもメモリに対するアクセスリクエストがある。そして、アクセスリクエストには、他のアクセスリクエストに先んじて割り込むべきものもあり、そのため、複数のアクセスリクエストについて、優先順位の高い順に調停してリクエスト内容をメモリに対して指示するメモリアクセス制御回路が実現されている。

[0004]

20 【発明が解決しようとする課題】ここで、バーストアクセスリクエストとそれ以外のアクセスリクエストが混在する場合を考えると、メモリアクセス制御回路は、バーストアクセス中であっても他のアクセスリクエストの優先順位が高いと、それに応じたリード/ライト動作を割り込ませるベくメモリに対して指示する。つまり、バーストアクセスによっては、リード/ライト動作を瞬時に終えて次のアクセスに移行できるものであっても、メモリアクセス制御回路は、優先順位に従ってアクセスリクエストを調停するので、バーストアクセスが中断してメ30 モリとの間で効率良くデータが転送されないおそれがあった。

【0005】一方、低優先順位のバーストアクセス中に高優先順位のアクセスリクエストが発生した場合、その高優先順位のアクセスリクエストをバーストアクセスが終わるまで待たすことも考えられるが、そうすると、画像処理などのようにリアルタイム性が要求される高優先順位のアクセスリクエストによっては、システムに破綻をきたしてしまうおそれもあった。

【0006】たとえば、カラー画像読取装置からの画像 40 信号を処理する場合、解像度によって、バーストアクセスが非常に効率的であったり、非効率的であったりする。このような場合、他のアクセスリクエストによってバーストアクセスを中断させるか否か任意に選択できれば、非常に好都合である。

【0007】本発明は、上記の点に鑑みて提案されたものであって、バーストアクセスリクエストに応じたアクセス動作中、それ以外のアクセスリクエストが発生してもアクセス効率の低下やシステムの破綻を招くことなく、複数のアクセスリクエストを巧みに調停することが

50 できるメモリアクセス制御装置、およびそのメモリアク

₹

セス制御装置を制御するためのプログラムを記憶した記 憶媒体を提供することを目的とする。

[0008]

【課題を解決するための手段】上記目的を達成するために、請求項1に記載した発明のメモリアクセス制御装置は、メモリに対する複数のアクセスリクエストを、優先順位の高い順に調停し、上記メモリに対してリクエスト内容を指示するリクエスト調停手段を有し、バーストアクセスリクエストに対応するメモリアクセス制御装置であって、上記バーストアクセスリクエストが発生したときに、上記リクエスト調停手段による調停動作を可とするか不可とするかを切り替える切替手段を有することを特徴とする。

【0009】このようなメモリアクセス制御装置によれ ば、バーストアクセスリクエストに応じてバーストアク セス動作中、他のアクセスリクエストが発生したときに は、アクセスリクエストの調停動作を可とするか不可と するかの切り替えに応じて、バーストアクセス動作を優 先させるか否かを任意に切り替えることができる。した 20 がって、ある制御条件下においては、バーストアクセス 動作中に、それよりも高優先順位のアクセスリクエスト があっても、バーストアクセスによる高速動作をそのま ま続行させることもできるし、また、別の制御条件下に おいては、バーストアクセス動作中に、それよりも高優 先順位のアクセスリクエストがあれば、バーストアクセ ス動作を中止して、高優先順位のアクセスリクエストを 割り込ませることもでき、メモリに対するアクセス効率 の低下やシステムの破綻を招くことなく、複数のアクセ スリクエストを巧みに調停することができる。

【0010】また、請求項2に記載した発明のメモリアクセス制御装置は、請求項1に記載のメモリアクセス制御装置であって、上記切替手段は、各ビットが各チャネルに対応する複数ビットのバーストロックレジスタを有し、上記バーストロックレジスタのいずれか1以上のビットが、上記リクエスト調停手段による調停動作を不可とするように設定されている場合、それら1以上のビットに対応するチャネルのうちのいずれか1以上のチャネルからバーストアクセスリクエストが発生し、そのチャネルが選択されている期間中、上記リクエスト調停手段 40による調停動作を不可とする。

【0011】このようなメモリアクセス制御装置によれば、請求項1に記載のメモリアクセス制御装置による効果に加えて、バーストロックレジスタのビットに応じて、バーストアクセス動作中に他のアクセスリクエストによるアクセス動作を割り込ませるべきか否かを決定することができる。

【0012】さらに、請求項3に記載した発明のメモリアクセス制御装置は、請求項1または2に記載のメモリアクセス制御装置であって、上記切替手段は、各ビット

1

が各チャネルに対応する複数ビットのバーストイネーブルレジスタを有し、上記バーストイネーブルレジスタのいずれか1以上のビットが、対応するチャネルのバースト信号をマスクするように設定されている場合、それら1以上のビットに対応するチャネルのバースト信号がマスクされ、上記リクエスト調停手段による調停動作を可とする構成とする。

【0013】このようなメモリアクセス制御装置によれば、請求項1または2に記載のメモリアクセス制御装置による効果に加えて、バースト信号をマスクするように設定できるバーストイネーブルレジスタのビットに応じて、バーストアクセス動作中に他のアクセスリクエストによるアクセス動作を割り込ませるべきか否かを決定することができる。しかも、バースト信号をマスクするように設定されたチャネルについては、バーストアクセスリクエストがあっても、シングルアクセスとして処理させるようにすることができるので、他のチャネルからのアクセスリクエストを優先的に割り込ませることが可能となる。

20 【0014】また、請求項4に記載した発明の記憶媒体は、メモリに対する複数のアクセスリクエストを、優先順位の高い順に調停し、上記メモリに対してリクエスト内容を指示するリクエスト調停手段を有し、バーストアクセスリクエストに対応するメモリアクセス制御装置を制御するためのプログラムを記憶した記憶媒体であって、上記バーストアクセスリクエストに応じたバーストアクセス動作中に他のアクセスリクエストが発生したときに、上記リクエスト調停手段による調停動作を可とするか不可とするかを切り替えるための切替プログラムを記憶したことを特徴とする。

【0015】このような記憶媒体によれば、記憶されたプログラムに基づいてCPUを動作させることにより、請求項1に記載のメモリアクセス制御装置の動作を実現することができる。

[0016]

【発明の実施の形態】以下、本発明の好ましい実施の形態について図面を参照して説明する。

【0017】図1は、本発明に係るメモリアクセス制御装置の一実施形態として、ファクシミリ装置の構成を示けたブロック図である。この図に示すように、本発明に係るファクシミリ装置は、CPU10、NCU11、RAM12、モデム13、ROM14、EEPROM15、ゲートアレイ16、コーデック17、DMAC18、読取部21、印刷部22、操作部23、および表示部24などを具備して概略構成されている。CPU10、NCU11、RAM12、モデム13、ROM14、EEPROM15、ゲートアレイ16、コーデック17、およびDMAC18は、バス線27により相互に接続されている。バス線27には、アドレスバス、データバス、および制御信号線が含まれる。ゲートアレイ1

6には、読取部21、印刷部22、操作部23、および 表示部24が接続されている。NCU11には、公衆電 話回線28が接続されている。

【0018】CPU10は、ファクシミリ装置全体の動 作を制御する。NCU11は、公衆電話回線28に接続 されて網制御を行う。RAM12は、CPU10の作業 領域や各種データの格納領域などを提供するメモリであ って、データの読み書きを制御するRAMコントローラ や、行およびカラムからなるメモリアレイを有する。こ のメモリアレイに対してデータを読み書きする際には、 通常、後述するアクセスリクエストにより行アドレスお よびカラムアドレスが指定されるが、たとえば1つの行 アドレスを1回指定するだけで、同じ行アドレスについ ての連続データをブロック転送して1クロックで読み書 きするといった、いわゆるバーストアクセスも可能であ る。モデム13は、ファクシミリデータの変調や復調な どを行う。ROM14は、CPU10が実行すべきプロ グラムや設定値などのデータを記憶している。EEPR OM15は、各種のフラグや設定データなどを記憶す る。ゲートアレイ16は、CPU10と各部21~24 とのインターフェースとして機能する一方、各部21~ 24やCPU10などとRAM12との間でメモリアク セスを制御する機能を備える。コーデック17は、ファ クシミリデータの符号化や復号化を行う。DMAC18 は、直接RAM12へのデータの書き込みや読み出しを

【0019】読取部21は、イメージセンサや光源など を備え、原稿などから文字や図形などのカラー画像を読 み取る。印刷部22は、たとえばインクジェット方式あ るいは熱転写方式などにより、文字や図形などのカラー 30 画像を印刷する。操作部23は、テンキーや文字キーな どのキースイッチ群を備え、使用者のキー操作に応じた 指示をCPU10に伝える。表示部24は、LCDなど のディスプレイを備え、動作状態や操作ガイダンスなど を表示する。

【0020】要点について説明すると、本ファクシミリ 装置は、所定の解像度でイメージセンサより順次得られ た画像データに対し、メインメモリとなるRAM12を 共用してフィルタ演算などを施しながら画像処理を行う ものである。このような画像処理に際しては、RAM1 2に対する画像データの読み書きを高速としてメモリの アクセスタイムを向上するため、先述したようにバース トアクセスが行われる。このようなバーストアクセス は、読取部21から直接バーストアクセスリクエストと して要求されるだけでなく、CPU10などからも要求 される。また、アクセスリクエストの発生中に他のアク セスリクエストが発生する場合があり、そのため、本フ ァクシミリ装置では、これらのアクセスリクエストが複 数発生した場合に対処すべく、優先順位の高い順に調停 してリクエスト内容をRAM12に対して指示するため 50

の回路がゲートアレイ16に構築されている。

【0021】図2は、アクセスリクエストを優先順に調 停する回路を示したブロック図であって、この図に示す プライオリティエンコーダ16Aは、サンプリング信号 生成回路16Bから出力されるサンプリング信号sam ple_enbに応じて、複数の機能chl~ch3よ り要求されるアクセスリクエストreql~req3を 優先順に調停する(ここでは、一例として、機能ch1 の順位が最も高く、ついで、機能ch2の順位が2番目 10 に高く、機能ch3の順位が最も低く設定されている場 合について説明するが、これらの優先順位は固定的なも のであっても、あるいは、異なる制御条件下において順 位が適宜変更されるものであってもよい)といった、い わゆるチャネル選択回路として中心的機能を果たす。サ ンプリング信号生成回路16Bは、プライオリティエン コーダ16Aによる調停動作を許可する場合、イネーブ ル信号としてサンプリング信号 sample __e nbを ハイレベルで出力するが、サンプリング信号sampl e _ e n b の出力レベルは、バーストイネーブルレジス タ16 Cおよびバーストロックレジスタ16 Dに設定さ れたビットch (n) bst_enb, ch (n) bs t_lockに依存する。要するに、RAMコントロー ラ12Aに対してバーストアクセスを要求中には、バー ストイネーブルレジスタ16Cやロックレジスタ16D のビットch (n) bst_enb, ch (n) bst __lockに応じて、他のアクセスリクエストによる割 り込みを禁止するか否かを切り替えることができる。割 り込みを禁止する場合には、サンプリング信号生成回路 16Bからサンプリング信号 s a m p l e _ e n b がロ ーレベルで出力され、プライオリティエンコーダ16A による調停動作が不可とされるのである。

【0022】バーストロックレジスタ16Dとは、各機 能 (チャネル) に対応した複数のビットを有し、各チャ ネルからアクセスリクエストreg1~reg3がある 場合、それぞれをバーストアクセスリクエストとして単 独動作させるか否かを 0, 1 のビット c h 1 b s t __ l ock~ch3bst_lockで設定するための置数 器である。たとえば、アクセスリクエストreq3がb st3=「1」のバーストアクセスリクエストとして発 40 生中であって、それに対応するバーストロックレジスタ 16Dのビットch3bst_lockが「1」に設定 された場合、サンプリング信号生成回路16日からは、 サンプリング信号sample_enbがローレベルで 出力されることで、プライオリティエンコーダ16Aに よる調停動作が禁止される。つまり、この場合には、ア クセスリクエストreq3によるバーストアクセスが単 独動作とされ、これよりも順位の高い他のアクセスリク エストreg1,reg2による割り込みが禁止される のである。

【0023】逆に、たとえば、アクセスリクエストre

として発生中であっても、それに対応するバーストロッ クレジスタ16Dのビットch3bst_lockが 「0」の場合、サンプリング信号生成回路 1 6 Bから は、サンプリング信号sample_enbがハイレベ ルで出力され、プライオリティエンコーダ16Aによる 調停動作が許可されることから、これよりも順位の高い 他のアクセスリクエストreq1, req2による割り 込みが可能とされる。

【0024】一方、バーストイネーブルレジスタ16C とは、各機能(チャネル)に対応した複数のビットを有 し、各チャネルからのアクセスリクエストreql~r eq3をバーストアクセスリクエストとしてマスクする か否かを0, 1のビットchlbst_enb~ch3 bst_enbで設定しておくための置数器である。た とえば、アクセスリクエストreq3に関するbst3 =「1」のバーストアクセスリクエストをマスクする場 合、バーストイネーブルレジスタ16Cのビットch3 bst_enbには、「0」が設定される。そして、そ のビットch3bst_enbとバースト信号bst3 とが論理積ゲート16Eを介して演算され、ローレベル の出力信号 c h 3 b s t がサンプリング信号生成回路 1 6 Bに供給される。すると、ch3bst_lockの 状態に関わらず、サンプリング信号生成回路16Bから サンプリング信号 sample _enbがハイレベルで 出力されることで、プライオリティエンコーダ16Aに よる調停動作が可とされる。つまり、この場合には、c h3bst_lockが「1」であっても、他のアクセ スリクエストreq1, req2による割り込みが許可 されるのである。

【0025】逆に、たとえばアクセスリクエストreq 3をマスクしない場合、バーストイネーブルレジスタ1 6Cのビットch3bst_enbには、「1」が設定 され、そのビットch3bst_enbとバースト信号 bst3とが論理積ゲート16Eを介して演算される結 果、バースト信号bst3がそのまま出力信号ch3b s t としてサンプリング信号生成回路 1 6 B に供給され る。すると、サンプリング信号生成回路16日から出力 されるサンプリング信号 sample_enbのレベル は、ch3bst_lockの状態に依存して決定され 40 る。

【0026】なお、図2には図示していないが、プライ オリティエンコーダ16Aには、論理積ゲート16Eか ら出力信号chlbst~ch3bstが供給されるよ うになっており、これによって、プライオリティエンコ ーダ16Aは、各チャネルからアクセスリクエストre q1~req3があった場合、対応する出力信号ch1 bst~ch3bstがローレベルであると、各チャネ ルからのアクセス要求がバーストアクセスであったとし

うになっている。

【0027】すなわち、プライオリティエンコーダ16 Aは、メモリ(RAM12)に対する複数のアクセスリ クエストを、優先順位の高い順に調停し、メモリに対し てリクエスト内容を指示するリクエスト調停手段を実現 している。また、バーストイネーブルレジスタ16Cお よびバーストロックレジスタ16Dを含むサンプリング 信号生成回路16日は、バーストアクセスリクエストに 応じたバーストアクセス動作中に他のアクセスリクエス トが発生したときに、上記リクエスト調停手段による調 停動作を可とするか不可とするかを切り替える切替手段 を実現している。

【0028】なお、上記の手段は、CPU10の一部機 能としても実現することができ、その場合、ROM14 は、メモリに対する複数のアクセスリクエストを、優先 順位の高い順に調停し、上記メモリに対してリクエスト 内容を指示するリクエスト調停手段を有し、バーストア クセスリクエストに対応するメモリアクセス制御装置を 制御するためのプログラムを記憶した記憶媒体であっ て、上記バーストアクセスリクエストに応じたバースト アクセス動作中に他のアクセスリクエストが発生したと きに、上記リクエスト調停手段による調停動作を可とす るか不可とするかを切り替えるための切替プログラムを 含むプログラムを記憶した記憶媒体を実現する。

【0029】さらに詳しく説明するために、サンプリン グ信号生成回路16日の構成を図3の回路図に示す。な お、この図においては、主としてバーストロックレジス タ16Dのビットchlbst_lock~ch3bs t_lockを処理するための回路を示す。

【0030】図3に示すように、サンプリング信号生成 回路16Bは、バーストロックレジスタ16Dの各ビッ 対応するロックフラグ生成部16日a~16日c、入力 段の論理積ゲート16Bd~16Bf、中段のNORゲ ート16日h、論理和ゲート16日i、ならびに出力段 の論理和ゲート16Bjなどを有して構成される。各口 ックフラグ生成部16日a~16日cには、先述したア クセスリクエストreq1~req3、論理積ゲート1 6 Eの出力信号 c h l b s t ~ c h 3 b s t 、バースト ロックレジスタ16Dのビットchlbst_lock ~ch3bst_lockのほか、RAMコントローラ 12Aにより選択中のアクセスリクエストに対応したリ クエスト選択信号sel_chl~sel_ch3や、 それに対するRAMコントローラ12Aからの応答信号 ackが入力される。ロックフラグ生成部16日a~1 6 B c は、それぞれフリップフロップを含む論理回路で 構成されたものであって、一定周期(図4,5に波線で 示す周期)のクロック信号をもとに所定の演算動作(リ クエスト選択信号sel_chl~sel_ch3と関 ても、シングルアクセスとなるように調停動作を行うよ 50 連したタイミングで、バーストロックされたときには

30

「1」となり、ロックされないときには「0」となるロ ックフラグを生成する動作)を行い、その演算結果をロ ックフラグch1_lock~ch3_lockとして 出力する。各ロックフラグ c h l _ l o c k ~ c h 3 _ lockは、中段のNORゲート16Bhに入力され る。このNORゲート16Bhの出力端は、出力段の論 理和ゲート16Bjの入力端に接続され、出力段の論理 和ゲート16Bjからは、出力レベルが0, 1に対応す るサンプリング信号 sample_enbが出力され る。

【0031】一方、入力段の各論理積ゲート16日d~ 16日fには、先の論理積ゲート16日からの出力信号 chlbst~ch3bstが反転入力されるほか、リ クエスト選択信号 s e l _ c h l ~ s e l _ c h 3 およ び応答信号ackが入力される。これらの論理積ゲート 16日 d~16日 fの各出力端は、中段の論理和ゲート 16Biの入力端に接続されているとともに、この論理 和ゲート16日iの出力端は、出力段の論理和ゲート1 6 B j の入力端に接続されている。つまり、 c h 1~ c h3に対応した各ロックフラグ生成部16Ba~16B cから出力されるロックフラグchl_lock~ch 3_lockがすべて「0」である場合、または、入力 段の各論理積ゲート16Bd~16Bfから出力される 信号のいずれかが「1」である場合に限り、サンプリン グ信号 s a m p l e _ e n b が「1」として出力され、 プライオリティエンコーダ16Aによりアクセスリクエ ストreq1~req3が調停される。

【0032】簡単に言えば、バーストロックレジスタ1 6Dの対応するビットchlbst_lock~ch3 $bst_lockに「1」が設定されたバーストアクセ 30$ スリクエストrea1~rea3については、プライオ リティエンコーダ16Aによる調停動作が不可とされ、 他のアクセスリクエストによる割り込みが禁止される。 逆に「0 | が設定されたバーストアクセスリクエストァ eq1~req3については、プライオリティエンコー ダ16Aによる調停動作が可能とされ、他のアクセスリ クエストによる割り込みが許可されるのである。もちろ ん、バーストイネーブルレジスタ16Cによってバース ト信号bst1~bst3のいずれか1以上がマスクさ れている場合、マスクされたチャネルについては、バー ストロックレジスタ16Dに「1」が設定されていて も、割り込みが許可されることになる。

【0033】図4および図5は、アクセスリクエストr eq1~req3を調停する際に入出力される各種信号 のタイミングを示したタイムチャートである。なお、各 図は、主としてバーストロックレジスタ16Dの各ビッ hchlbst_lock~ch3bst_lock& 応じたタイミングを示し、特に図4は、各ビットch1 bst_lock~ch3bst_lockがすべて

10

ch3bst_lockのみが「0」の場合を示す。ま た、各図に示すタイミング中においては、バーストイネ ープルレジスタ16Cの各ピットchlbst_enb ~ch3bst_enbがすべて「1」に設定された状 態とし、したがって、論理積ゲート16Eの出力信号c hlbst~ch3bstd、バーストアクセスリクエ ストに該当する場合に「1」として出力されるバースト 信号bst1~bst3のそれぞれと同値で示されるも のとする。さらに、応答信号ackは、RAMコントロ 10 ーラ12Aにより各アクセスリクエストreq1~re q3が認められたときにハイレベルとなり、メモリアク セス不可などの状態に応じてローレベルとなるが、応答 信号ackと各アクセスリクエストregl~reg3 との対応関係を明らかにするために、図中に番号を付記 するとともに、説明においては、その番号をパーレン括 弧中に示す。

【0034】まず、図4に示すように、バーストアクセ スリクエスト (1~4) req2が発生し、それに対応 するバーストロックレジスタ16Dのビットch2bs t_lockが「1」の場合、サンプリング信号sam p l e _ e n b がローレベルとなってプライオリティエ ンコーダ16Aによる調停動作が不可とされる。その一 方、論理積ゲート16Eの出力信号ch2bstに遅れ てプライオリティエンコーダ16Aからは、バーストア クセスリクエスト(1~4)reg2を選択した状態を 示す選択信号sel_ch2が出力される。

【0035】それとともに、サンプリング信号生成回路 16日のch2に対応したロックフラグ生成部16日b からは、ロックフラグch2_lockが「1」として 出力される。

【0036】これにより、サンプリング信号生成回路1 6 Bは、他のアクセスリクエストreq1, req3の 割り込みを禁止すべく、サンプリング信号sample _ e n b をローレベルで出力する。

【0037】次に、プライオリティエンコーダ16Aか らは、バーストアクセスリクエスト(5~7) req3を選択した状態を示す選択信号sel_ch3が出力さ れるとともに、サンプリング信号生成回路16Bのch 3に対応したロックフラグ生成部16日cからは、ロッ クフラグch3_lockが「1」として出力され、R AMコントローラ12Aの応答信号ackに応じてバー ストアクセスリクエスト (5~7) req3が受け付け られる。すなわち、バーストアクセスリクエスト (4) req2の段階では、当該バーストアクセスリクエスト 動作の最後であることから、出力信号ch2bstがロ ーレベルとなるのに伴って、サンプリング信号 samp le_enbがハイレベル(応答信号ackがハイレベ ルであることが条件である)となり、次のクロック信号 のタイミングで調停動作が可能となる。これにより、ア 「1」の場合、一方、図5は、ch3に対応するビット 50 クセスリクエスト(4) req2が終了すると同時に、

選択信号sel_ch2に代わって、選択信号sel_ ch3が選択され、バーストアクセスリクエスト (5) req3が受け付けられる。

【0038】一方、同図に一例として示すように、バー ストアクセスに該当しないアクセスリクエスト (12) req2の発生中に、他のバーストアクセスリクエスト (8~11) req1が重複して発生した場合、プライ オリティエンコーダ16Aは、上記とは異なり他のバー ストアクセスリクエスト (8~11) req1を優先す る。つまり、この場合には、優先順位の高いバーストア クセスリクエストreq1(8~11)がプライオリテ ィエンコーダ16Aを介してRAMコントローラ12A により選択され、それに応じた応答信号(8~11) a ckが出力されるのである。

【0039】そして、待ち状態とされたアクセスリクエ スト(12) req2は、バーストアクセスリクエスト req1(8~11)の次にプライオリティエンコーダ 16Aを介してRAMコントローラ12Aにより選択さ れ、それに応じた応答信号(12) a c k が出力される こととなる。

【0040】さらに、同図に一例として示すように、バ ーストアクセスに該当しないアクセスリクエスト(1 7, 22) req2の発生中に、他のバーストアクセス リクエスト (18~21) req1が発生した場合、プ ライオリティエンコーダ16Aは、上記と同様に他のバ ーストアクセスリクエスト (18~21) req1を優 先する。この場合、プライオリティエンコーダ16A は、応答信号(17~22)ackで示されるように、 アクセスリクエスト(17)reg2を既に優先させて いることから、そのアクセスリクエスト(17)req 30 2を中断させた後、他のバーストアクセスリクエスト (18~21) req1を割り込ませ、その後、再びバ ーストアクセスリクエスト(22)rea2を選択して

【0041】図5は、バーストアクセスリクエストre q3に対応してバースト信号bst3が「1」として出 力されるが、バーストロックレジスタ16Dのビットc h 3 b s t __ l o c k が常に「0」とされているため に、ロックフラグch3_1οckも常に「0」として 出力される状態を示したものである。

【0042】この場合、同図に一例として示すように、 バースト信号 b s t 3を「1」としたバーストアクセス リクエスト (5, 14) req3の発生中に、他のバー ~13) req1が発生した場合であれば、プライオリ ティエンコーダ16Aは、サンプリング信号sampl e_e n b が「1」となる出力レベルに応じて、他のバ - x + r / 2 + x / 21~13) req1を割り込ませる。

言えることは、少なくともロックフラグch1_loc k~ch3_lockがすべて「0」である期間中、サ ンプリング信号 sample __enbが「1」となり、 プライオリティエンコーダ16Aによる調停動作が可能 とされるのである。

【0044】したがって、上記構成、動作を有するファ クシミリ装置によれば、バーストアクセスリクエストr eq1~req3に応じてバーストアクセス動作中、他 のアクセスリクエストが発生したときには、各レジスタ 16C, 16Dのビット設定に応じて、現時点のバース トアクセス動作を優先させるか否かを任意に切り替える ことができる。したがって、ある制御条件下において は、バーストアクセス動作中に、それよりも高優先順位 のアクセスリクエストがあっても、バーストアクセスに よる高速動作をそのまま続行させることもできるし、ま た、別の制御条件下においては、バーストアクセス動作 中に、それよりも高優先順位のアクセスリクエストがあ れば、バーストアクセス動作を中止して、高優先順位の アクセスリクエストを割り込ませることもでき、メモリ に対するアクセス効率の低下やシステムの破綻を招くこ となく、複数のアクセスリクエストreql~req3 を巧みに調停することができる。

【0045】なお、本発明は、上記の実施形態に限定さ れるものではない。

【0046】たとえば、メモリアクセス制御装置として は、ファクシミリ装置に限らず、パーソナルコンピュー タの周辺機器や、パーソナルコンピュータそのものであ

【0047】アクセスリクエストの数は、上記実施形態 で示した数に限らず、2以上であれば本発明を適用でき

【0048】バーストイネーブルレジスタ16Cおよび バーストロックレジスタ16Dは、必ずしもすべての機 能(チャネル)に対応して設けなくても良く、すなわ ち、必要な機能に対応するビットのみを設ければ良い。 また、バーストイネーブルレジスタ16C、バーストロ ックレジスタ16Dのいずれか一方が設けられた構成で あっても良い。

[0049]

【発明の効果】以上説明したように、請求項1に記載し た発明のメモリアクセス制御装置によれば、バーストア クセスリクエストに応じてバーストアクセス動作中、他 のアクセスリクエストが発生したときには、アクセスリ クエストの調停動作を可とするか不可とするかの切り替 えに応じて、バーストアクセス動作を優先させるか否か を任意に切り替えることができる。したがって、ある制 御条件下においては、バーストアクセス動作中に、それ よりも高優先順位のアクセスリクエストがあっても、バ ーストアクセスによる高速動作をそのまま続行させるこ 【0043】要するに、各図に示すタイムチャートから 50 ともできるし、また、別の制御条件下においては、バー

40

ストアクセス動作中に、それよりも高優先順位のアクセスリクエストがあれば、バーストアクセス動作を中止して、高優先順位のアクセスリクエストを割り込ませることもでき、メモリに対するアクセス効率の低下やシステムの破綻を招くことなく、複数のアクセスリクエストを巧みに調停することができる。

【0050】また、請求項2に記載した発明のメモリアクセス制御装置によれば、請求項1に記載のメモリアクセス制御装置による効果に加えて、バーストロックレジスタのピットに応じて、バーストアクセス動作中に他の 10アクセスリクエストによるアクセス動作を割り込ませるべきか否かを決定することができる。

【0051】さらに、請求項3に記載した発明のメモリアクセス制御装置によれば、請求項1または2に記載のメモリアクセス制御装置による効果に加えて、バースト信号をマスクするように設定できるバーストイネーブルレジスタのビットに応じて、バーストアクセス動作中に他のアクセスリクエストによるアクセス動作を割り込ませるように設定されたチャネルについては、バーストアクセスリクエストがあっても、シングルアクセスとして処理させるようにすることができるので、他のチャネルからのアクセスリクエストを優先的に割り込ませることが可能となる。

【0052】また、請求項4に記載した発明の記憶媒体によれば、記憶されたプログラムに基づいてCPUを動作させることにより、請求項1に記載のメモリアクセス制御装置の動作を実現することができる。

【図面の簡単な説明】

【図1】本発明に係るメモリアクセス制御装置の一実施 30

形態として、ファクシミリ装置の構成を示したブロック 図である。

【図2】アクセスリクエストを優先順に調停する回路を 示したブロック図である。

【図3】サンプリング信号生成回路の構成を示した回路 図である。


【図4】アクセスリクエストを調停する際に入出力される各種信号のタイミングを示したタイムチャートである。

(図5) アクセスリクエストを調停する際に入出力される各種信号のタイミングを示したタイムチャートである。


【符号の説明】

- 10 CPU
- 11 NCU
- 12 RAM
- 13 モデム
- 14 ROM
- 15 EEPROM
- 20 16 ゲートアレイ
 - 16A プライオリティエンコーダ
 - 16B サンプリング信号生成回路
 - 16C バーストイネーブルレジスタ
 - 16D バーストロックレジスタ
 - 17 コーデック
 - 18 DMAC
 - 2 1 読取部
 - 2 2 印刷部
 - 2 3 操作部
 - 2 4 表示部


【図1】




【図2】



【図3】



【図4】



【図5】

